Récapitulatif des événements du monde FPGA / FPGA - N ° 009 (2021_02) + Conférence FPGA

Hub FPGA hi FPGA. 







Nous continuons à vous tenir au courant des derniers développements dans le monde de la logique programmable et avons décidé de réviser légèrement le format du résumé. Nous avons ajouté des catégories pour faciliter la recherche. Sous la coupe, vous trouverez: des articles, des nouvelles, des annonces, des webinaires, des offres d'emploi, ainsi que des informations sur la conférence des développeurs FPGA











Webinaires



  • Démarrage rapide avec le simulateur FPGA Riviera-PRO.  Partie 1 - Entrée de projet et simulation Démarrage rapide avec le simulateur FPGA Riviera-PRO. Partie 1 - Entrée et modélisation du projet :: Ce jeudi 25 février, à 17h00, heure de Moscou, un webinaire pour les spécialistes de la conception de code FPGA aura lieu ...
  • Webinaire PLC2: Systèmes de vision industrielle et d'intelligence artificielle en temps réel à faible consommation PLC2: :: FPGA — ? – , , ? , Xilinx .…
  • Vérification fonctionnelle du franchissement de domaine d'horloge (CDC) (CDC) :: ALINT-PRO (CDC). , . …
  • Atelier Libero SoC Flash-FPGA Libero SoC Flash-FPGA :: , , , - . , 29 29 . , …
  • Webinaire: Tout ce que vous devez savoir sur les baies dans SystemVerilog : SystemVerilog :: Doulos Synopsys 10   «Everything You Need to Know about SystemVerilog Arrays». Synopsys VCS, …
  • RVFPGA - Cours d'architecture des microprocesseurs RVfpga — :: Imagination 2020- MIPSfpga.  Western Digital’s SweRV EH1 Core. …
  • Atelier FPGA FPGA :: ECE Department IIIT Delhi . MTech ECE, IIITD, Xilinx Vivado WebPack Edition.
  • Trois webinaires Intel Agilex FPGA Intel Agilex FPGA :: Intel, , 10- Intel Agilex   .…




  • Module de débogage Xilinx Versal ACAP SmartLynq + SmartLynq+ Versal ACAP Xilinx :: Xilinx , SmartLynq+. , , Versal, .…
  • SWA & nbsp; (agrégation à un seul fil) - incroyable, magique et incroyable SWA  (single wire aggregation) — , :: . . «» - (GPIO) , …
  • Aire de jeux Xilinx FPGA Xilinx FPGA Playground :: , , ? ! Xilinx, Crowd Supply Digilent   Digilent Basys 3 FPGA Xilinx Artix-7,  WTFPGA, ,   - …
  • QuickSilicon vous invite à participer au hackathon QuickSilicon :: QuickSilicon . QuickSilicon , HDL, Verilog, SystemVerilog VHDL…
  • RV64X: GPU RISC-V Open Source gratuit RV64X: GPU RISC-V :: (GPU) RV64X RISC-V. , 3 . GPU FPGA ASIC.
  • Version GHDL 1.0.0 GHDL 1.0.0 :: 20 GHDL ( FOSS VHDL,  )  1.0.0. GHDL — , , () VHDL. …




  • Que faire lorsque Zynq ne démarre pas , Zynq :: , Zynq
  • Profilage d'un exemple de réseau neuronal à partir du référentiel Vitis-AI sur ZCU104 Vitis-AI ZCU104 :: Vitis-AI (#vitisai) «vaitrace».  https://youtu.be/vGu4aaXh6KA  . Vitis 2020.2 #ZCU104.…
  • Revue vidéo publiée: Programmer's Biblevhdl : VHDL ::    VHDL.   VHDL, VHDL…
  • Xilinx - Fiche d'information # 01-2021 Xilinx — #01-2021 :: ! «» , , , . , …
  • Guide de conversion du noyau HLS 300 MHz vers RTL 500 MHz pour Vivado 2020.2 HLS 300 MHz RTL 500 MHz Vivado 2020.2 :: FPGA-Systems 2020 « RTL Vivado HLS kernel ALVEO» Vitis 2020.1. Vitis 2020.2 .
  • Développement d'un processeur basé sur l'architecture RISC-V RISC-V :: , RISC-V, .    …






  • Gate Level FPGA-2 ::
  • SpinalHDL :: ? :: xHDL
  • UVM — Universal Verification Methodology FPGA
  • Embedded FPGA — Linux Zynq-7000






  • FPGA (, .)
  • ()
  • []




FPGA



FPGA , 3-4 , .      FPGA , 24 , . .









:







  • 5  
  • 3 "" —  
  • +




,  











FPGA/ — №008 (2021_01)







FPGA/ — №007 (2020_12)







FPGA/ — №006 (2020_10)







FPGA/ — №005 (2020_09)







FPGA/ — №004 (2020_04)







FPGA/ — №002-003 (2020_02/2020_03)







FPGA/ — №001 (2020_01)








All Articles